CoWoS: рекордное расширение мощностей

В ответ на растущий спрос TSMC ускоряет расширение мощностей CoWoS. Ожидается, что к концу 2026 года месячная мощность достигнет 115 000–140 000 пластин, а к 2027 году вырастет примерно до 170 000 пластин. В строй вводят заводы AP8 P1 и P2 в Тайнане и Цзяи. Мощности CoWoS на ближайшие два года полностью забронированы NVIDIA, AMD и другими заказчиками ASIC, причем NVIDIA обеспечила себе большую часть объемов.

CoPoS: от пилотной линии к массовому производству

Новая технология CoPoS (panel-level packaging) основана на замене традиционных круглых кремниевых подложек на большие прямоугольные панели. Это позволяет обслуживать сверхбольшие чипы с множеством стеков HBM, которые не помещаются в стандартные размеры пластин.

По данным источников, пилотная линия CoPoS TSMC завершила основную установку оборудования в феврале, а полная настройка линии ожидается к июню 2026 года, после чего начнется тестирование. Согласно планам, массовое производство начнется в 2028–2029 годах на заводе AP7 в Цзяи. Ожидается, что технология обеспечит лучшую площадь использования, более высокую производительность на единицу площади и более низкие общие затраты по сравнению с CoWoS, сохраняя при этом производительность и возможности упаковки.

Конкуренция усиливается - EMIB

В условиях дефицита CoWoS Intel активно продвигает свою технологию EMIB (Embedded Multi-die Interconnect Bridge) как альтернативу. EMIB использует локальные кремниевые мосты вместо полноразмерного кремниевого интерпозера, что снижает стоимость - по оценкам, вплоть до нескольких сотен долларов за чип по сравнению с $900–1000 для CoWoS. Intel заявляет, что EMIB уже поддерживает 6-кратный размер фотошаблона (reticle) и нацелена на 8-кратный в 2026 году, тогда как CoWoS-L, как ожидается, достигнет 5,5-кратного размера в 2026 году и 9,5-кратного к 2027 году. По данным Digitimes, Intel добилась значительного прогресса, привлекла крупных клиентов в области ИИ и продолжает расширять свои мощности по мере роста спроса.

Тем не менее C.C. Вэй подчеркнул, что TSMC по-прежнему предлагает самые большие (по площади) в отрасли решения для упаковки и, в сочетании с технологией SoIC (System-on-Integrated-Chips), уверена в предоставлении клиентам наилучших вариантов.

Кратко о технологиях

CoWoS (Chip-on-Wafer-on-Substrate) - базовая 2.5D-технология TSMC. Чипы (GPU, HBM) размещаются бок о бок на кремниевом интерпозере, который затем монтируется на подложку.
Плюсы: высочайшая плотность межсоединений, эталонная производительность, массовое производство.
Минусы: дорого (интерпозер), ограничение по максимальному размеру (круглая пластина), дефицит мощностей.

CoPoS (Chip-on-Panel-on-Substrate) - «панельная эволюция» CoWoS. Кремниевый интерпозер заменяется большой прямоугольной панелью (площадь как у нескольких пластин).
Плюсы: значительное увеличение допустимого размера чипа, снижение затрат на единицу площади, совместимость с производственными линиями печатных плат.
Минусы: технология еще не готова к массовому производству, требует решения проблем равномерности и коробления.

EMIB (Embedded Multi-die Interconnect Bridge) - альтернатива Intel. Вместо кремниевого слоя в органическую подложку вживляются небольшие кремниевые мосты (bridge dies) только в местах соединения чипов.
Плюсы: значительно дешевле CoWoS (меньше кремния), меньше паразитных параметров, гибкость в компоновке.
Минусы: сложность встраивания мостов, пока меньший опыт массового производства, экосистема вокруг Intel Foundry еще только формируется.

--

теги: микроэлектроника передовая упаковка CoWoS CoPoS EMIB чипы ИИ ИИ-чипы TSMC тренды

--